(Nasdaq: SNPS)是为全球集成电路设计提供电子设计自动化(EDA)软件工具的主导企业。为全球电子市场提供技术先进的IC设计与验证平台，致力于复杂的芯片上系统(SoC)的开发。同时，Synopsys公司还提供知识产权和设计服务，为客户简化设计过程，提高产品上市速度。

公司规模

Synopsys公司总部设在美国加利福尼亚州Mountain View，有超过60家分公司分布在北美、欧洲、亚洲。

从1995年进入中国市场以来，Synopsys公司一直致力于加快中国IC设计产业的发展，中国分部的团队和业务也一直保持着健康良性的成长。在过去的四年里，Synopsys公司在中国市场的销售额取得了平均70%的增长率。

2002年并购Avant!公司后，Synopsys公司成为提供前后端完整IC设计方案的领先EDA工具供应商。这也是EDA历史上[敏感词]次由一家EDA 公司集成了业界[敏感词]的前端和后端设计工具。在中国，Synopsys建立了上海、北京两个研发中心，整合了200多位研发人员。Synopsys中国的研发人员与美国总部的研发人员一起为全球的IC设计工程师协同开发新的设计工具，并不断为中国的IC设计业提供深入支持。这是 Synopsys公司在美国以外[敏感词]的IC设计工具研发机构。中国也因此成为全球IC设计工具研发中心之一。

通过和中国战略伙伴的合作，Synopsys跨越了产业链的上游工具供应商的定位，积极成为产业链的推动者。通过和国家科技部“863” 计划的合作，Synopsys为7个[敏感词]IC产业化基地提供了规范化的先进IC设计环境；通过和中国科学院及[敏感词]大学的合作，支持中国开发基于0.13 微米及以下工艺的IC设计方法的研究和人才培训；通过和大唐集团的联合项目“COMIP”，推动中国自主知识产权的三代移动通信TD-SCDMA技术的产业化；通过与中芯国际等本地IC Foundry合作开发参考设计流程，方便本地设计公司的投片生产。

同时Synopsys致力于聘用和培训本地人才，建立了专业化、高素质的市场及销售队伍，规范着国内EDA市场的销售行为，建立了国内[敏感词]的技术支持队伍，建立了中国用户售后服务支持中心和国内EDA行业中[敏感词]个800技术支持热线。为中国用户提供了和世界其他用户同步甚至更好的技术服务支持。

Synopsys矢志与中国的IC产业同命运、共发展。不管过去几年中国IC设计业状况的动荡变化，始终没有动摇过共同发展的决心。Synopsys公司是过去8年中[敏感词]一直为中国用户提供稳定直接的技术推广咨询、服务和支持的EDA公司。在中国有北京、上海和香港及深圳四个代表处，负责市场拓展、销售、技术支持等共有50多人。并拥有上海，北京两个研发中心，200多EDA工具研发人员。

Synopsys在中国的主要业务也从推广EDA工具转型为以创造价值为导向，基于咨询提供定制解决方案。

Synopsys中国分部也从一个EDA销售分支发展为集业务咨询、技术支持和IC设计工具研发的，扎根于中国IC产业的高技术公司。

主要产品

Astro

Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro可以满足5千万门、时钟频率GHz、在0.10及以下工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功于Synopsys在其中集成的两项[敏感词]技术：PhySiSys和Milkyway DUO结构。

DFT

DFT Compiler提供独创的“一遍测试综合”技术和方案。它和Design Compiler 、Physical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、门级的扫描测试设计规则的检查，以及给予约束的扫描链[敏感词]和优化，同时进行失效覆盖的分析。

TetraMAX

TetraMAX ATPG是业界功能最强、最易于使用的自动测试向量生成工具。针对不同的设计，TetraMAX可以在最短的时间内，生成具有[敏感词]故障覆盖率的最小的测试向量集。TetraMAX支持全扫描、或不完全扫描设计，同时提供故障仿真和分析能力。

Vera

Vera验证系统满足了验证的需要，允许高效、智能、高层次的功能验证。Vera验证系统已被Sun、NEC、Cisco等公司广泛使用以验证其实际的产品，从单片ASIC到多片ASIC组成的计算机和网络系统，从定制、半定制电路到高复杂度的微处理器。Vera验证系统的基本思想是产生灵活的并能自我检查的测试向量，然后将其结合到test-bench中以尽可能充分测试所设计的电路。Vera验证系统适用于功能验证的各个层次，它具有以下特点：与设计环境的紧密集成、启发式及全随机测试、数据及协议建模、功能代码覆盖率分析。

VCS

VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有行业中[敏感词]的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、CycleC等智能验证方法。VCS和Scirocco也支持混合语言仿真。VCS和Scirocco都集成了Virsim图形用户界面，它提供了对模拟结果的交互和后处理分析。

Power Compiler

Power Compiler 提供简便的功耗优化能力，能够自动将设计的功耗最小化，提供综合前的功耗预估能力，让设计者可以更好地规划功耗分布，在短时间内完成低功耗设计。Power Compiler嵌入Design Compiler/Physical Compiler之上，是业界[敏感词]的可以同时优化时序、功耗和面积的综合工具。

免责声明：本文转载自“大印蓝海科技”，本文仅代表作者个人观点，不代表beat365官方网站及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。