当今的电子设备市场需要将多种高速功能集成在一块板上的小型化印刷电路板 (PCB)上，这导致设计人员将走线布置得非常靠近，以优化封装和空间。这种接近可能会导致电磁场的意外耦合，这种现象称为串扰（见图 1） - 英文里的Crosstalk。

图 1：PCB 上具有潜在串扰问题的相邻走线的图示。

尽管高密度的封装是不可避免的，但还是不应违反某些与PCB上的布线相关的 PCB设计规则，以避免潜在的串扰和电磁干扰/兼容性 (EMI/EMC) 问题。 

（在以下部分中，短语“关键网络”指的是PCB上那些高速时钟/数据线、重要的传感线等，具体取决于PCB的应用。）

规则 1：I/O 网络附近的关键网络

重要的是要查看与I/O线相关的关键网络的走线，因为噪声很容易通过这些进出PCB的I/O 线耦合进电路板（见图 2）或将噪声带到其它电路板。

图 2：关键网络和 I/O 网络彼此靠近布线的场景示意图。

通过 I/O 线进入电路板的任何噪声都有可能耦合到承载重要数据/时钟信号的关键网络，这基本上是 PCB 的抗扰性问题（图 3a）。以类似的方式，关键网络携带的任何高速信号都可以耦合到 I/O 网络，最终通过离开电路板的 I/O 线传到外部世界并进入系统中的其它模块。原则上，这将是PCB的辐射问题（图 3b）。

图 3a（左）和 3b：由关键网络和 I/O 网络的接近引起的潜在 EMI/EMC 问题

规则 2：暴露的关键迹线长度

在波长较短的高速 PCB (> 100MHz) 上，任何关键网络（见图 4a）的电气长度都足以使其成为有效的辐射源，尤其是当暴露在顶层或底层时。 这种不需要的辐射可以耦合到任何相邻的走线，甚至耦合到靠近走线的器件中的线缆中。 我们建议将关键网络埋在PCB内层的实心平面之间，如图 4b 所示。 这有助于封闭住来自走线的场并避免任何以串扰或EMI形式出现的意外耦合。 如果不得不将这些关键网络暴露在外层，则暴露部分的长度应尽可能小。 这是因为暴露走线的长度越短，辐射的就越少，因为如果它们在电气上很小，它们将是低效的天线。

图 4a（左）和 b：在平面之间暴露或封闭关键网络的图示

规则 3：临界差分网络匹配

理论上，差分对传输大小相等但极性相反的信号，因为差分对产生的EMI互相抵消或可以忽略不计。 但是，这仅在线对中的走线长度相等并且尽可能对称地彼此靠近时才有效。 违反其中任何一项都会产生共模噪声和 EMI 问题。 这是一个非常值得关注的问题，特别是对于承载高频关键信号的差分网络，因为 EMI 会增加所承载信号的频率。 图5显示了在 IC 封装和电路板上的出口点（连接器）之间关键差分对的正确/不正确方法的几个走线示例。

图 5：参考平面中存在分开时的返回电流路径

临界差分网络匹配：模拟和与实际测试要求的关系

在图 6a 和 6b 的 PCB 示例中，我们有一个简单的案例，即差分对以两种不同的方式在 PCB 上布线：分别是对称和非对称。 在这两种情况下，在 SIwave 中，它们的一端由差分电压源激励，另一端由负载端接。

图 6a（左）和 b：在 PCB 上布线的差分对示例

我们在这两种情况下都运行近场分析。在差分对对称布线的 PCB 中，近场电平低于它们不对称布线的情况，如图 7a 和 7b 所示。

图 7a（左）和 b：具有对称和非对称差分对网络的近场 @ 597.45 MHz

假设我们要根据 EMI/EMC 法规 AIS 004（在印度）或 UNECE R10（在欧洲）辐射发射要求来测试该 PCB。图 8 显示了在 30 MHz ‒ 1 GHz 频率范围内，距离该 PCB 1 米处的模拟远场的比较分析。请注意，不对称差分对的情况会使发射电平增加约 8 到 10 dB，也会导致不符合 563.50 MHz 及更高频率的情况。

图 8：1 米辐射比较

SIwave 在 PCB 级别上的仿真能够及早识别此类 EMI 问题，这有助于在将 PCB 设计用于物理测试甚至更高级别的仿真之前对其进行优化。

免责声明：本文转载自“ 电子森林”，本文仅代表作者个人观点，不代表beat365官方网站及行业观点，只为转载与分享，支持保护知识产权，转载请注明原出处及作者，如有侵权请联系我们删除。